A semiconductor memory device having a memory array comprising CMOS
flip-flop circuit type memory cells capable of improved noise margin,
faster read rate and reduced power consumption is formed using an
operating voltage of the memory cell that is set higher than an operating
voltage of each of peripheral circuits. Threshold voltages of MOS
transistors that constitute the memory cell, are set higher than those of
MOS transistors constituting the peripheral circuit. A gate insulting film
for the MOS transistors that constitute the memory cell, is formed so as
to be regarded as thicker than a gate insulting film for the MOS
transistors constituting the peripheral circuit when converted to an
insulating film of the same material. Further, a word-line selection level
and a bit-line precharge level are set identical to the level of the
operating voltage of the peripheral circuit.
Приспособление памяти полупроводника имея блок памяти состоять из ячейкы памяти типа цепи flip-flop cmos способные улучшенного допустимого предела шума, более быстро прочитало тариф и сформирован уменьшенный расхода энергии использующ рабочий потенциал ячейкы памяти который установлен высоко чем рабочий потенциал каждой из периферийных цепей. Напряжения тока порога транзисторов mos образовывают ячейкы памяти, установлены более высоким чем то из транзисторов mos образовывая периферийную цепь. Пленка строба оскорбляя для транзисторов mos образовывают ячейкы памяти, сформирована быть сосчитанным как более толщиной чем пленка строба оскорбляя для транзисторов mos образовывая периферийную цепь после того как она преобразовывана к изолируя пленке такого же материала. Более потом, уровень выбора слов-linii и уровень дозарядки бит-linii установлены идентичной к уровню рабочего потенциала периферийной цепи.
