A method and apparatus for monitoring the response times of computer system components in order to improve computer system reliability and performance are provided. The method and apparatus are particularly applicable to computer systems with memory circuits, such as SLDRAMs, that have programmable response times. A response time monitoring circuit in the form of a phase detector includes a plurality of flip-flops with the data inputs commonly connected to receive a response ready signal from a component, such as a memory circuit, in response to a command to perform a task. Each clock input of the flip-flop is connected to a clock signal at a different phase of a response period. The outputs of the flip-flops determine the phase at which the response ready signal was generated by the component.

Un metodo e un apparecchio per il controllo dei tempi di reazione dei componenti del sistema di elaborazione per migliorare l'affidabilità e le prestazioni del sistema di elaborazione sono forniti. Il metodo e gli apparecchi sono particolarmente applicabili ai sistemi di elaborazione con i circuiti di memoria, quale SLDRAMs, che hanno tempi di reazione programmabili. Un circuito di controllo di tempo di reazione sotto forma d'un rivelatore di fase include una pluralità di flip-flop con le immissioni dei dati collegate comunemente per ricevere una risposta aspetta il segnale da un componente, quale un circuito di memoria, in risposta ad un ordine effettuare un'operazione. Ogni input di orologio del flip-flop è collegato ad un segnale dell'orologio ad una fase differente di un periodo di risposta. Le uscite dei flip-flop determinano la fase a où la risposta aspetta il segnale è stata generata dal componente.