An apparatus and method are described for reducing the timing skew on a printed circuit board including a plurality of conductive traces interconnecting a first node and a second node. At least one section is removed from at least one printed circuit board trace to thereby sever a trace and prevent signals passing from the first node to the second node from following the severed trace. In this manner, signal path length can be adjusted to reduce timing skews in the circuit. Sections are removed from the traces by using a laser, CVD, a router, a plasma or by passing sufficient current through weakened areas of the traces.

Un matériel et une méthode sont décrits pour réduire le biais de synchronisation sur une carte électronique comprenant une pluralité de traces conductrices reliant ensemble un premier noeud et un deuxième noeud. Au moins une section est enlevée au moins d'une trace de carte électronique pour diviser une trace et pour empêcher de ce fait des signaux passant le premier noeud au deuxième noeud de suivre la trace divisée. De cette manière, la longueur de circuit peut être ajustée pour réduire chronométrer des biais dans le circuit. Des sections sont enlevées des traces en utilisant un laser, CVD, un couteau, un plasma ou en passant le courant suffisant par des secteurs affaiblis des traces.