The invention is directed to techniques which use a test circuit within an FPGA device to obtain a trace of a digital signal used by normal operating circuitry of the FPGA device. The test circuit stores the trace in memory of the FPGA device which is accessible without the need of a logic analyzer (e.g., accessible in a memory mapped or I/O mapped manner). Accordingly, the deficiencies of a conventional built-in approach (e.g., including a mounted connector and connections by sacrificing circuit board area) and soldering approach (e.g., soldering wires to the circuit board requiring time and effort, and increasing the likelihood of signal distortion) for logic analyzer access are avoided. One arrangement of the invention is directed to a computer system having a bus, a processor coupled to the bus, and an FPGA device coupled to the bus. The FPGA device includes (i) normal operating circuitry for performing a normal operating function of the FPGA device, and (ii) a test circuit coupled to the normal operating circuitry. The test circuit is configured to obtain a trace of a digital signal used by the normal operating circuitry. In particular, the test circuit receives, from the processor and through the bus, a control signal enabling capture of the digital signal. The test circuit then captures samples of the digital signal in response to the control signal, and stores the captured samples of the digital signal in the test circuit. The captured samples form the trace of the digital signal. Accordingly, the circuit board designer can avoid the deficiencies of using a logic analyzer, and perform a test-and-debug procedure using the test circuit of the FPGA device.

Η εφεύρεση κατευθύνεται στις τεχνικές που χρησιμοποιούν ένα κύκλωμα δοκιμής μέσα σε μια συσκευή FPGA για να λάβουν ένα ίχνος ενός ψηφιακού σήματος που χρησιμοποιείται από τα κανονικά λειτουργούντα στοιχεία κυκλώματος της συσκευής FPGA. Το κύκλωμα δοκιμής αποθηκεύει το ίχνος στη μνήμη της συσκευής FPGA που είναι προσιτή χωρίς την ανάγκη μιας συσκευής ανάλυσης λογικής (π.χ., προσιτή σε μια μνήμη ταξινομική ή ταξινομική I/O τρόπος). Συνεπώς, οι ανεπάρκειες μιας συμβατικής ενσωματωμένης προσέγγισης (π.χ., συμπεριλαμβανομένου ενός τοποθετημένου συνδετήρα και των συνδέσεων με τη θυσία της περιοχής πινάκων κυκλωμάτων) και της προσέγγισης συγκόλλησης (π.χ., συγκολλώντας καλώδια στον πίνακα κυκλωμάτων που απαιτεί το χρόνο και την προσπάθεια, και που αυξάνει την πιθανότητα της διαστρέβλωσης σημάτων) για την πρόσβαση συσκευών ανάλυσης λογικής αποφεύγονται. Μια ρύθμιση της εφεύρεσης κατευθύνεται σε ένα συγκρότημα ηλεκτρονικών υπολογιστών που έχει ένα λεωφορείο, έναν επεξεργαστή συνδεμένων με το λεωφορείο, και μια συσκευή FPGA συνδεμένη με το λεωφορείο. Η συσκευή FPGA περιλαμβάνει (ι) τα κανονικά λειτουργούντα στοιχεία κυκλώματος για την εκτέλεση μιας κανονικής λειτουργούσας λειτουργίας της συσκευής FPGA, και (II) ένα κύκλωμα δοκιμής που συνδέεται με τα κανονικά λειτουργούντα στοιχεία κυκλώματος. Το κύκλωμα δοκιμής διαμορφώνεται για να λάβει ένα ίχνος ενός ψηφιακού σήματος που χρησιμοποιείται από τα κανονικά λειτουργούντα στοιχεία κυκλώματος. Ειδικότερα, το κύκλωμα δοκιμής λαμβάνει, από τον επεξεργαστή και μέσω του λεωφορείου, ένα σήμα ελέγχου επιτρέποντας στη σύλληψη του ψηφιακού σήματος. Το κύκλωμα δοκιμής συλλαμβάνει έπειτα τα δείγματα του ψηφιακού σήματος σε απάντηση στο σήμα ελέγχου, και αποθηκεύει τα συλλήφθεία δείγματα του ψηφιακού σήματος στο κύκλωμα δοκιμής. Τα συλλήφθεία δείγματα διαμορφώνουν το ίχνος του ψηφιακού σήματος. Συνεπώς, ο σχεδιαστής πινάκων κυκλωμάτων μπορεί να αποφύγει τις ανεπάρκειες της χρησιμοποίησης μιας συσκευής ανάλυσης λογικής, και να εκτελέσει δοκιμή-και-διορθώνει τη διαδικασία χρησιμοποιώντας το κύκλωμα δοκιμής της συσκευής FPGA.