A circuit generally comprising a queue having an input and an output. The queue may be used to buffer memory requests generated by a processor to access a memory. The input may be configured to receive a plurality of memory requests. The memory requests may include a plurality of write requests and a plurality of read requests. The output may be configured to present the memory requests. The queue may be configured to (i) store the memory requests received at the input in an arrival order, (ii) rearrange the memory requests by propagating each read request ahead of each write request to establish a presentation order, and (iii) present the memory requests at the output in the presentation order.

Un circuito que abarca generalmente una coleta que tiene una entrada y una salida. La coleta se puede utilizar para proteger las peticiones de la memoria generadas por un procesador para tener acceso a una memoria. La entrada se puede configurar para recibir una pluralidad de peticiones de la memoria. Las peticiones de la memoria pueden incluir una pluralidad de escriben peticiones y una pluralidad de peticiones leídas. La salida se puede configurar para presentar las peticiones de la memoria. La coleta se puede configurar (i) al almacén que las peticiones de la memoria recibieron en la entrada en una orden de la llegada, (ii) cambia las peticiones de la memoria propagando cada uno petición leída delante de cada uno escribe la petición de establecer una orden de la presentación, y (iii) presente la memoria solicita en la salida en la orden de la presentación.