An apparatus and method to provide a data processing system with reduced average power consumption while maintaining fast interrupt handling, and/or selectively change clock frequency for accessing memory with various access speeds. In a first embodiment, the invention provides a method to deterministically change a clock frequency between a first clock frequency and a second clock frequency in a data processing system to process operations upon the occurrence of a condition. In a second embodiment, the invention provides a method to change the clock frequency of a data processing system to process operations upon the occurrence of a condition. In a third embodiment, the invention provides a clock divider circuit to produce a core clock signal. In a fourth embodiment, the invention provides a data processing system with a deterministically variable processor clock.

Een apparaat en een methode om een gegevensverwerkingssysteem van verminderde gemiddelde machtsconsumptie te voorzien terwijl het handhaven snel onderbreken behandeling, en/of selectief de frequentie van de veranderingsklok voor de toegang tot van geheugen met diverse toegangssnelheden. In een eerste belichaming, verstrekt de uitvinding een methode om een klokfrequentie tussen een eerste klokfrequentie en een tweede klokfrequentie in een gegevensverwerkingssysteem deterministisch te veranderen om verrichtingen op het voorkomen van een voorwaarde te verwerken. In een tweede belichaming, verstrekt de uitvinding een methode om de klokfrequentie van een gegevensverwerkingssysteem te veranderen om verrichtingen op het voorkomen van een voorwaarde te verwerken. In een derde belichaming, verstrekt de uitvinding een kring van de klokverdeler om een signaal van de kernklok te veroorzaken. In een vierde belichaming, voorziet de uitvinding een gegevensverwerkingssysteem van een deterministisch veranderlijke bewerkerklok.