For use in a CDMA receiver, a noise reduction circuit improves the signal-to-noise ratio of a received CDMA signal comprising a series of chip sequences. The noise reduction circuit comprises: 1) a sampling circuit for generating an original plurality of samples of the received signal; and 2) a controller for determining a first plurality of time slots containing chip samples equal to Logic 1, and a second plurality of time slots containing chip samples equal to Logic 0. The controller generates a reconstructed plurality of samples by at least one of: a) modifying an order of a first Logic 1 chip sample and a second Logic 1 chip sample; and b) modifying an order of a first Logic 0 chip sample and a second Logic 0 chip sample.

Für Gebrauch in einem CDMA Empfänger, verbessert ein Lärmverminderungstromkreis das störsignalisierende Verhältnis eines empfangenen CDMA Signals, das eine Reihe von den Spanreihenfolgen enthält. Der Lärmverminderungstromkreis enthält: 1) ein Musterstückstromkreis für das Erzeugen einer ursprünglichen Mehrzahl der Proben des empfangenen Signals; und 2) ein Steuerpult für die Bestimmung einer ersten Mehrzahl der Zeitlagen, welche die Spanproben gleich Logik 1 enthalten, und eine zweite Mehrzahl der Zeitlagen, welche die Spanproben gleich Logik 0 enthalten. Der Steuerpult erzeugt eine wieder aufgebaute Mehrzahl der Proben durch ein mindestens von: A), einen Auftrag einer ersten Logik 1 Spanprobe und der zweiten Logik ändernd 1 Spanprobe; und B), einen Auftrag einer ersten Logik 0 Spanprobe und der zweiten Logik ändernd 0 Spanprobe.