An integrated circuit device that includes a clock synchronization circuit. The clock synchronization circuit receives an external clock signal and generates an internal clock signal from the external clock signal using a feedback loop. The internal clock signal is adjusted based on feedback provided via the feedback loop. In addition, the integrated circuit device includes an output circuit. The output circuit includes an output driver to output at least two bits of data in succession during a clock cycle of the external clock signal. The data is output synchronously with respect to the internal clock signal.

Un dispositivo del circuito integrado que incluye un circuito de la sincronización del reloj. El circuito de la sincronización del reloj recibe una señal externa del reloj y genera una señal interna del reloj de la señal externa del reloj usando un lazo de regeneración. Se ajusta la señal interna del reloj basó en la regeneración proporcionada vía el lazo de regeneración. Además, el dispositivo del circuito integrado incluye un circuito de salida. El circuito de salida incluye un conductor de la salida para hacer salir por lo menos dos pedacitos de datos en la sucesión durante un ciclo de reloj de la señal externa del reloj. Los datos se hacen salir síncrono con respecto a la señal interna del reloj.

 
Web www.patentalert.com

< Method and apparatus for determining a minimum clock delay in a memory

< Autodisk controller

> Method of manufacturing Q-value and device therefor

> Method of designing an integrated circuit memory architecture

~ 00099