An object is to eliminate the effect of jitter in a sampling clock to
realize proper sampling of a video signal. An A/D converter (1) samples a
video signal in synchronization with a sampling clock (VCLK) at a rate of
a period which is 1/2 times the video period. The phase of the sampling
clock (VCLK) is corrected in a phase correcting circuit (9). The sampled
signals are held alternately as data (DL) and (DR) in two latches (14)
(15). A data switching portion (16) selects output signals from one of the
two latches (14) and (15). A calculating portion (21) calculates an
absolute difference value (.DELTA.D) between the data (DL) and (DR) in
each video period. A calculating portion (22) calculates a maximum value
(Dmax) among the absolute difference values (.DELTA.D) in one frame. A
phrase control portion (19) controls the phase correcting circuit (9) and
the data switching portion (16) so that a video signal processing circuit
(2) can receive sampled signals which are sampled signals which are
sampled at a phase corresponding to the center of a rising transition
which the maximum value (Dmax) makes as the phase varies.
Un objeto es eliminar el efecto de la inquietud en un reloj del muestreo para realizar el muestreo apropiado de una señal video. Un convertidor DE ANALÓGICO A DIGITAL (1) muestrea una señal video en la sincronización con un reloj del muestreo (VCLK) en un índice de un período que sea tiempos del 1/2 el período video. La fase del reloj del muestreo (VCLK) se corrige en una fase que corrige el circuito (9). Las señales muestreadas se llevan a cabo alternativamente como datos (DL) y (dr) en dos cierres (14) (15). Una porción de la conmutación de los datos (16) selecciona señales de salida a partir del uno de los dos cierres (14) y (15). Una porción calculadora (21) calcula un valor absoluto de la diferencia (DELTA.D) entre los datos (DL) y (dr) en cada período video. Una porción calculadora (22) calcula un valor máximo (Dmax) entre los valores absolutos de la diferencia (DELTA.D) en un marco. Una porción del control de la frase (19) controla la fase que corrige el circuito (9) y la porción de la conmutación de los datos (16) de modo que un circuito del proceso de señal video (2) pueda recibir las señales muestreadas que son las señales muestreadas que se muestrean en una fase que corresponde al centro de una transición de levantamiento que el valor máximo (Dmax) haga mientras que la fase varía.
