A high-quality signal, for example, a unity-bit coded (DSD) audio signal
having a 2.822 MHz bit rate (fs1) is converted to a lower sample rate
(fs3) PCM signal by a sample rate converter (102). The watermark is
embedded at the lower sample rate by a conventional watermark embedder
(101) which is capable of handling signals at this lower rate. The
watermark (WM) is not otherwise available. It is subsequently retrieved by
subtracting (103) the unwatermarked signal from the watermarked signal,
and up-sampled (104) to an intermediate sampling rate (fs2). The DSD
signal is converted (110) to a PCM signal at said intermediate sample
rate. The retrieved watermark is then added (107) to the PCM signal and
the watermarked PCM signal is back-converted (120) to a unity-bit coded
DSD signal. The arrangement preferably includes a compensation circuit
(105) which compensates the information signal X' for any (e.g.,
non-linear) operations performed by the embedder (101) so as to minimize
the estimated watermark (WM'). The compensation circuit re-introduces said
operations in the DSD domain by controlling parameters, such as, scaling
(106, 109) and time shifting (108).
Un segnale di alta qualità, per esempio, (DSD) un segnale audio codificato unità-punta che ha un tasso di punta da 2.822 megahertz (fs1) è convertito in segnale più basso del PCM di tasso del campione (fs3) da un convertitore di tasso del campione (102). La filigrana è incastonata al tasso più basso del campione da un embedder convenzionale della filigrana (101) che è capace di maneggiamento dei segnali a questo tasso più basso. La filigrana (WM) non è al contrario disponibile. Successivamente è richiamata sottraendo (103) unwatermarked il segnale dal segnale con filigrana ed in su-ha provato (104) ad un tasso intermedio di campione (fs2). Il segnale di DSD è convertito (110) in segnale del PCM al tasso intermedio detto del campione. La filigrana richiamata allora è aggiunta (107) al segnale del PCM ed il segnale con filigrana del PCM indietro-è convertito (120) in segnale di DSD codificato unità-punta. La disposizione include preferibilmente un circuito della compensazione (105) che compensano il segnale di informazioni X'tutti i (per esempio, non lineare) funzionamenti realizzati dal embedder (101) in modo da minimizzare la filigrana valutata (WM '). Il circuito della compensazione rintroduce i funzionamenti detti nel dominio di DSD controllando i parametri, come, regolando (106, 109) e spostando di tempo (108).
