Automated DMA engine for ATA control

   
   

An automated direct memory access system is implemented as an advanced ATA host IC for mother board or adapter applications. The system transfers data from two independent ATA channels using the ATA Ultra-100 protocols. The ADMA implements a command chaining technique to de-couple the host command sequence from channel execution. Software builds a command chain for hardware execution. The ADMA hardware independently reads command chain requests from memory and executes the next task on the list. When the ADMA hardware completes a task, it interrupts the host in order to inform the host that the task is complete, but immediately proceeds to the next task without waiting for interrupt servicing by the host.

Een geautomatiseerd systeem van de direct geheugentoegang wordt uitgevoerd als gevorderde ATA gastheer IC voor van de moederraad of adapter toepassingen. Het systeem brengt gegevens van twee onafhankelijke ATA kanalen over gebruikend de ATA ultra-100 protocollen. ADMA voert een bevel uit ketenend techniek om de opeenvolging van het gastheerbevel van kanaaluitvoering los te koppelen. De software bouwt een bevelketen voor hardwareuitvoering. De hardware ADMA leest bevelketen onafhankelijk verzoeken van geheugen en voert de volgende taak op de lijst uit. Wanneer de hardware ADMA een taak voltooit, onderbreekt het onmiddellijk de gastheer om de gastheer mee te delen dat de taak volledig is, maar gaat aan de volgende taak zonder het wachten te werk op onderbreekt het onderhouden door de gastheer.

 
Web www.patentalert.com

< Method and system to insert a flow marker into an instruction stream to indicate a thread switching operation within a multithreaded processor

< Network node with plug-in identification module

> Distributed scheduling of parallel jobs with no kernel-to-kernel communication

> Collection of timing and coverage data through a debugging interface

~ 00102