Microprocessor speed control mechanism using power dissipation estimation based on the instruction data path

   
   

A power dissipation control mechanism for a central processing unit includes a power estimation circuit for estimating the power dissipation of instructions executed by the central processing during a selected time interval and a speed controller for adjusting the speed of the central processing unit in response to the estimated power dissipation produced by the power estimation circuit.

Un mécanisme de commande de dissipation de puissance pour une unité centrale de traitement inclut un circuit d'évaluation de puissance pour estimer la dissipation de puissance des instructions exécutées par le traitement central pendant un intervalle choisi de temps et un contrôleur de vitesse pour ajuster la vitesse de l'unité centrale de traitement en réponse à la dissipation estimée de puissance produite par le circuit d'évaluation de puissance.

 
Web www.patentalert.com

< Optimizing an executable computer program having address-bridging code segments

< Ensuring referential integrity when using WebDAV for distributed development of a complex software application

> Network quality control system for automatic validation of web pages and notification of author

> Method and system for periodic trace sampling using a mask to qualify trace data

~ 00103