A data transfer memory comprises a plurality of memory devices having the
function of transferring data on a system bus or a plurality of memory
modules each having the plurality of memory devices. Herein, a memory
module buffer in each memory device or memory module and a controller chip
located on the system bus include a return clock input/output circuit for
inputting or outputting a return clock generated using a clock output from
a data processing unit such as a CPU, and an output activation circuit for
activating output of data from the memory device in response to a data
output enabling signal generated by using the return clock output from the
return clock input/output circuit.
Память передачи данных состоит из множественности приспособлений памяти имея функцию перенося данных на шине системы или множественности модулей памяти каждого имея множественность приспособлений памяти. Здесь, буфер модуля памяти в каждых приспособлении памяти или модуле памяти и обломок регулятора расположенный на шине системы вклюают возвращенную цепь вход-выхода часов для inputting или вывидить наружу возвращенные произведенные часы использующ выход часов от блока введенной информачии such as C P U, и цепь активации выхода для активируя выхода данных от приспособления памяти in response to разрешающий сигнал выхода данных произведенный путем использование возвращенного выхода часов от возвращенной цепи вход-выхода часов.
