A prefetch buffer is described which supports a computer system having a
plurality of different instruction modes. The number of storage locations
which are read out of the prefetch buffer during each machine cycle is
controlled in dependence on the instruction mode. Thus the prefetch buffer
allows a number of different instruction modes to be support and hides
memory access latency.
Se describe un almacenador intermediario del prefetch que apoya un sistema informático que tiene una pluralidad de diversos modos de la instrucción. El número de las localizaciones del almacenaje que se leen fuera del almacenador intermediario del prefetch durante cada ciclo de la máquina se controla en dependencia del modo de la instrucción. Así el almacenador intermediario del prefetch permite que un número de diversos modos de la instrucción sean ayuda y oculta estado latente del acceso de memoria.
