Method of optimizing high performance CMOS integrated circuit designs for power consumption and speed through genetic optimization

   
   

A method of optimizing speed and predicted power of integrated circuit designs includes creating a machine representation representing devices of the integrated circuit design, where for each device in a path of the integrated circuit the representation includes device size information and device type information. The device type information includes selection between at least one fast-but-leaky type and at least one slow-but-not-leaky type. A genetic global optimization is then performed, wherein substitutions of both device type and device size are performed to create a population of individual states from at least one parent machine representation in each iteration. Members of the population at each iteration are evaluated for speed and power consumption; and survivor members are selected of the population based upon their scores. Survivor members become parent states of the next iteration; and upon completion of iterations a best survivor is selected, and the integrated circuit netlist is updated to correspond to the best optimized survivor.

Метод оптимизировать скорость и предсказанную силу конструкций интегрированной цепи вклюает создавать представление машины представляя приспособления конструкции интегрированной цепи, где для каждого приспособления в курсе интегрированной цепи представление вклюает данные по данным по размера приспособления и типу приспособления. Данные по типа приспособления вклюают выбор между по крайней мере одним быстр-но-fast-but-leaky типом и по крайней мере одним медленн-но-не-slow-but-not-leaky типом. Генетический глобальнаяа оптимизация после этого выполнен, при котором замещения как типа приспособления так и размера приспособления выполнены для того чтобы создать населенность отдельныйа штат от по крайней мере одного представления машины родителя в каждом итерировании. Члены населенности на каждом итерировании оценены для скорости и расхода энергии; и члены survivor выбраны населенности основанной на их счетах. Члены survivor будут положениями родителя следующего итерирования; и на завершении итерирований выбирают самый лучший survivor, и netlist интегрированной цепи уточнено для того чтобы соответствовать к самому лучшему оптимизированному survivor.

 
Web www.patentalert.com

< PECL voltage DIMM with remote multi-module etch skew compensation

< Hard/soft error detection

> Synthesizing signal net information from multiple integrated circuit package models

> System and method for decoding and executing program binaries

~ 00105