A limited swing driver with a pass transistor coupled between a memory cell
and an associated bitline; an inverter, its output coupled to the gate of
the pass transistor, and its input coupled with the memory cell. A memory
node is formed at the juncture of the inverter input and the memory cell
forming a memory node. The driver also includes a discharge transistor
coupled between the memory node and ground. The discharge transistor is
driven by an input on the discharge transistor gate. It is preferred that
the discharge transistor being programmed to produce a limited swing
voltage at the memory node. It is desirable that the limited swing voltage
be less than about 350 mV, and it is preferable that the limited swing
voltage be between about 300 mV and about 200 mV. In addition, the limited
swing voltage driver can include a tri-state output enable isolating the
memory node from the bitline, particularly if the bitline is a shared or
multiplexed bitline; and a self-reset circuit resetting the driver to a
predetermined signal state.
Un conducteur limité d'oscillation avec un transistor de passage couplé entre une cellule de mémoire et un bitline associé ; un inverseur, son rendement couplé à la porte du transistor de passage, et son entrée couplée à la cellule de mémoire. Un noeud de mémoire est formé à la jointure de l'entrée d'inverseur et de la cellule de mémoire formant un noeud de mémoire. Le conducteur inclut également un transistor de décharge couplé entre le noeud de mémoire et la terre. Le transistor de décharge est conduit par une entrée sur la porte de transistor de décharge. On le préfère que le transistor de décharge étant programmé pour produire une tension limitée d'oscillation au noeud de mémoire. Il est souhaitable que la tension limitée d'oscillation soit moins que le système mv environ 350, et il est préférable que la tension limitée d'oscillation soit entre le système mv environ 300 et le système mv environ 200. En outre, le conducteur limité de tension d'oscillation peut inclure un résultat de trois états permettent isoler le noeud de mémoire du bitline, en particulier si le bitline est un bitline partagé ou multiplexé ; et un circuit de art de l'auto-portrait-reset remettant à zéro le conducteur à un état prédéterminé de signal.
