The wiring structure provided to the semiconductor memory device comprises
a main wiring layer and barrier metal layer each established in the
substrate and is connected to the lower electrode of a capacitive element.
The main wiring layer and lower electrode are isolated from each other by
a barrier metal layer acting as a material impermeable to oxygen; as a
result, the main wiring layer is not easily oxidized.
La estructura del cableado proporcionada al dispositivo de memoria de semiconductor abarca una capa principal y la capa cada uno del cableado del metal de la barrera establecida en el substrato y está conectada con el electrodo más bajo de un elemento capacitivo. La capa principal del cableado y el electrodo más bajo son aislados de uno a con una capa del metal de la barrera que actúa como material impermeable al oxígeno; consecuentemente, la capa principal del cableado no se oxida fácilmente.
