A method is shown which replaces single vias with redundant vias on
candidate signals on a semiconductor integrated circuit chip. Where
limited space prevents such replacement on more than one signal wire, the
method assigns priority to the via through which more current must flow to
charge or discharge capacitance. This prioritization reduces the magnitude
of delay anomalies arising from vias containing process related resistance
defects.
Une méthode est montrée ce qui remplace des vias simples avec des vias superflus sur des signaux de candidat sur un morceau de circuit intégré de semi-conducteur. Là où l'espace limité empêche un tel remplacement sur plus d'un fil de signal, la méthode assigne la priorité au par l'intermédiaire de traversant qui un écoulement plus courant de nécessité à la capacité de charge ou de décharge. Ce prioritization réduit l'importance de retardent des anomalies résultant des vias contenant des défauts relatifs de processus de résistance.
