The present invention includes a cost efficient method of substantially
increasing the data bandwidth of a dynamic random access memory (DRAM)
device initially configured to operate in an extended data output (EDO)
mode, the EDO DRAM device including at least one storage cell, a column
decoder, an internal read/write data bus and an off chip driver latch, the
column decoder decoding a column address upon receipt thereof such that
data stored in the at least one storage cell corresponding to the decoded
column addresses is placed on the internal read/write data bus in response
to the receipt of an address transition detection (ATD) pulse generated by
the dynamic memory device and further wherein output data is stored in the
off chip driver latch in response to a transfer pulse. The method includes
the steps of temporarily suppressing the generation of the ATD pulse such
that data selected from the at least one storage cell is not placed on
internal read/write data bus until after a delayed generation of the ATD
pulse in response to the falling edge of a column address strobe (CAS)
signal, such that a first pipeline stage is thereby substantially defined.
A invenção atual inclui um método eficiente do custo substancialmente de aumentar a largura de faixa de dados de um dispositivo dinâmico da memória de acesso aleatório (DRAM) configurarado inicialmente para operar-se fora em uma modalidade prolongada da saída de dados (EDO), no dispositivo do DRAM do EDO including ao menos uma pilha do armazenamento, em um decodificador da coluna, em uma barra-ônibus de dados de leitura/gravação interna e em uma trava do excitador da microplaqueta, o decodificador da coluna que descodifica um endereço de coluna em cima do recibo disso tais que os dados armazenados na ao menos uma pilha do armazenamento que corresponde aos endereços de coluna descodificados estão colocados na barra-ônibus de dados de leitura/gravação interna em resposta ao recibo de um pulso da deteção da transição do endereço (ATD) gerado dinâmico pelo dispositivo de memória e promova wherein os dados da saída são armazenados fora na trava do excitador da microplaqueta em resposta a um pulso de transferência. O método inclui as etapas temporariamente de suprimir a geração do ATD pulsa tais que os dados selecionados da ao menos uma pilha do armazenamento não estão colocados na barra-ônibus de dados de leitura/gravação interna até depois que uma geração atrasada do pulso do ATD em resposta à borda de queda de um sinal do estroboscópio de endereço da coluna (CAS), tal que um primeiro estágio do encanamento está definido desse modo substancialmente.
