Method for reducing stored patterns for IC test by embedding built-in-self-test circuitry for chip logic into a scan test access port

   
   

A test method and apparatus allows simultaneous loading of multiple scan chains via a single common scan-in port (SDI) and a scan clock signal SCAN CLOCK. Data is scanned into one or more scanpaths from a scan data in (SDI) port under the control of a clock signal, either directly or indirectly through a linear feedback shift register (LFSR). Scan-out data output from the scanpaths may be read at the scan data out (SDO) port, either directly or indirectly through a signature register with optional masking functionality.

Eine Testmethode und -apparat erlaubt simultanes Laden der mehrfachen Scan-Ketten über ein einzelnes Common ablichten- im Tor (SDI) und in einem Scan-Taktgebersignal SCAN-TAKTGEBER. Daten werden in ein oder mehr scanpaths von Scan-Daten im Tor (SDI) unter der Steuerung eines Taktgebersignals, entweder direkt oder indirekt durch ein lineares rückgekoppeltes Schieberegister (LFSR) abgelichtet. LichtenSie Datenausgang von den scanpaths kann an den Scan-Daten aus Tor (SDO), entweder durch ein Unterzeichnungregister mit wahlweise freigestellter verdeckenfunktionalität direkt oder indirekt gelesen werden ab.

 
Web www.patentalert.com

< Method and apparatus for recordable media content distribution

< Application program interfaces and structures in a resource limited operating system

> Programmable identification in a communications controller

> Video on demand methods and systems

~ 00106