A system for simplifying clock construction and distribution within an
integrated circuit, and for simplifying analysis within the integrated
circuit. The system utilizes a memory, software stored within said memory
defining functions to be performed by the system, and a processor. The
processor is configured by the software to: read a defined location for a
clock generator within the integrated circuit, wherein the clock generator
generates a clock signal; read a defined number of interconnect routes to
be created within the integrated circuit, wherein a subset of the number
of interconnect routes corresponds to a number of logical blocks that will
later be provided within the integrated circuit, and wherein each of the
interconnect routes within the subset comprises an open end for one of the
logical blocks to be placed; test electrical characteristics and
functionality of the integrated circuit to ensure that a time for the
clock signal to traverse each of the interconnect routes within the subset
is equal, and change properties within the integrated circuit if the clock
signal traversal time is not equal; and add the logical blocks to each of
the interconnect routes within the subset, wherein each of the logical
blocks is connected to the open end of one of the interconnect routes
within the subset.
Ένα σύστημα για την κατασκευή και τη διανομή ρολογιών μέσα σε ένα ολοκληρωμένο κύκλωμα, και για την απλούστευση της ανάλυσης μέσα στο ολοκληρωμένο κύκλωμα. Το σύστημα χρησιμοποιεί μια μνήμη, το λογισμικό που αποθηκεύονται μέσα στην εν λόγω μνήμη καθορίζοντας τις λειτουργίες που εκτελούνται από το σύστημα, και έναν επεξεργαστή. Ο επεξεργαστής διαμορφώνεται από το λογισμικό: να διαβάσει μια καθορισμένη θέση για μια γεννήτρια ρολογιών μέσα στο ολοκληρωμένο κύκλωμα, όπου η γεννήτρια ρολογιών παράγει ένα σήμα ρολογιών να διαβάσει έναν καθορισμένο αριθμό διαδρομών διασύνδεσης που δημιουργούνται μέσα στο ολοκληρωμένο κύκλωμα, όπου ένα υποσύνολο του αριθμού διαδρομών διασύνδεσης αντιστοιχεί σε διάφορους λογικούς φραγμούς που θα παρασχεθούν αργότερα μέσα στο ολοκληρωμένο κύκλωμα, και όπου κάθε μια από τις διαδρομές διασύνδεσης μέσα στο υποσύνολο περιλαμβάνει ένα ανοικτό τέλος για έναν από τους λογικούς φραγμούς που τοποθετούνται να εξετάσει τα ηλεκτρική χαρακτηριστικά και τη λειτουργία του ολοκληρωμένου κυκλώματος για να εξασφαλίσει ότι ένας χρόνος για το σήμα ρολογιών να διαπερνηθεί κάθε μια από τις διαδρομές διασύνδεσης μέσα στο υποσύνολο είναι ίσος, και τις ιδιότητες αλλαγής μέσα στο ολοκληρωμένο κύκλωμα εάν ο traversal χρόνος σημάτων ρολογιών δεν είναι ίσος και προσθέστε τους λογικούς φραγμούς σε κάθε μια από τις διαδρομές διασύνδεσης μέσα στο υποσύνολο, όπου κάθε ένας από τους λογικούς φραγμούς συνδέεται με το ανοικτό τέλος μια από τις διαδρομές διασύνδεσης μέσα στο υποσύνολο.
