Reprogrammable digital wireless communication device and method of operating same

   
   

A digital wireless communication device comprises a software-programmable processor, a heterogeneous reconfigurable multiprocessing logic circuit, and a bus connecting the software-programmable processor and the heterogeneous reconfigurable multiprocessing logic circuit. The heterogeneous reconfigurable multiprocessing logic circuit comprises a set of heterogeneous signal processing kernels and a reconfigurable data router interconnecting the heterogeneous signal processing kernels. The software-programmable processor is selected from the group comprising: a digital signal processor and a central processing unit. The architecture provides the ability to reconfigure a single product platform for multiple standards, applications, services, and quality-of service, instead of developing multiple hardware platforms to establish the same collective functionality. The architecture also provides the ability to use software programming techniques to reduce product development time and achieve rapid and comprehensive product customization. The invention extends the performance efficiency of microprocessors and digital signal processors via the augmentation of data paths and control paths through a reconfigurable co-processing machine. The reconfigurability of the data path optimizes the performance of the data flow in the algorithms implemented on the processor.

Eine digitale drahtlose Kommunikation Vorrichtung enthält einen Software-programmierbaren Prozessor, eine heterogene reconfigurable Simultanverarbeitung Koinzidenzschaltung und einen Bus, der den Software-programmierbaren Prozessor und die heterogene reconfigurable Simultanverarbeitung Koinzidenzschaltung anschließt. Die heterogene reconfigurable Simultanverarbeitung Koinzidenzschaltung enthält einen Satz von den heterogenen Signalaufbereitungkernen und reconfigurable von einem Datenfräser, der die heterogenen Signalaufbereitungkerne zusammenschaltet. Der Software-programmierbare Prozessor wird vom Gruppe Enthalten vorgewählt: ein Prozessor des digitalen Signals und eine Zentraleinheit. Die Architektur liefert die Fähigkeit, eine einzelne Produktplattform für mehrfache Standards, Anwendungen, Dienstleistungen und Qualität- vom Service zu rekonfigurieren, anstatt, mehrfache Hardwareplattformen zu entwickeln, um die gleiche Kollektivfunktionalität herzustellen. Die Architektur liefert auch die Fähigkeit, Software-Programmierung Techniken zu verwenden, um Produktentwicklung Zeit zu verringern und schnelle und komplette Produktkundenbezogenheit zu erzielen. Die Erfindung verlängert die Leistung Leistungsfähigkeit der Mikroprozessoren und der Prozessoren des digitalen Signals über die Vermehrung der Datenwege und der Steuerwege durch eine reconfigurable Co-verarbeitenmaschine. Das reconfigurability des Datenweges optimiert die Leistung von Datenfluß in die Algorithmen, die auf dem Prozessor eingeführt werden.

 
Web www.patentalert.com

< Hierarchical dynamic buffer management system and method

< Ensuring emergency availability of communications devices

> Method of amplifying optical signals using doped materials with extremely broad bandwidths

> Thermal actuator with spatial thermal pattern

~ 00108