System and method for 32 bit code branching to 64 bit targets

   
   

A system and method for converting 32 bit addresses into 64 bit addresses and enabling the 32 bit address to include a region index. The region index is stored in low order bits of the 32 bit address. In some architectures, namely the Intel IA-64 architecture, the low order bits are not used in entry point addresses because each entry point is on a 16 byte boundary. In the case of the IA-64 architecture, the low 4 bits of a 64 bit module entry point address are ignored. The region index in a 64 bit IA-64 address is stored in the high 3 bits of the address. Region index information is stored in the low order bits of the 32 bit address and copied to the high order bits for the corresponding 64 bit address. In this manner, the 32 bit address can include memory region index information without compromising the normal 4 gigabyte address space for a 32 bit address. By storing the memory index information, the 32 bit address is able to address a module entry point in any of the eight memory regions found in the IA-64 architecture. In addition, an additional bit in the 32 bit address is usable to further expand the addressable range of the 32 bit address when converted to operate in a 64 bit environment.

Ein System und eine Methode für das Umwandeln von von 32 Bitadressen in 64 Bitadressen und das Ermöglichen der Adresse mit 32 Bits, einen Regionindex einzuschließen. Der Regionindex wird in den niedrigen Auftrag Spitzen der Adresse mit 32 Bits gespeichert. In etwas Architektur nämlich die Intel IA-64 Architektur, werden die niedrigen Auftrag Spitzen nicht in den Einsprungadressen benutzt, weil jeder Eingang auf einer 16-Byte-Grenze ist. Im Fall von der Architektur IA-64, werden die Bits des Tiefs 4 einer Modul-Einsprungadresse mit 64 Bits ignoriert. Der Regionindex in einer 64 Adresse des Bits IA-64 wird in den Höhe 3 Bits der Adresse gespeichert. Regionindexinformationen werden in den niedrigen Auftrag Spitzen der Adresse mit 32 Bits gespeichert und kopiert zu den hoher Auftrag Spitzen für die entsprechende Adresse mit 64 Bits. In dieser Weise kann die Adresse mit 32 Bits doppelt belegtes Indexinformationen einschließen, ohne den Normal sich zu vergleichen 4-Gigabyte-Adressbereich für eine Adresse mit 32 Bits. Indem sie die Gedächtnisindexinformationen speichert,IST die Adresse mit 32 Bits in der Lage, einen Moduleingang in irgendwelchen der acht doppelt belegten zu adressieren, die in der Architektur IA-64 gefunden werden. Zusätzlich ist ein Zusatzbit in der Adresse mit 32 Bits verwendbar, die ansprechbare Strecke der Adresse mit 32 Bits weiter zu erweitern, wenn es umgewandelt wird, um in einem Klima mit 64 Bits zu funktionieren.

 
Web www.patentalert.com

< Method and apparatus for providing high quality transmissions in a telecommunications system

< Dual axis RAID systems for enhanced bandwidth and reliability

> Customizing a graphical user interface of a host application

> System, method, and computer program product for preserving trace data after partition crash in logically partitioned systems

~ 00109