Disclosed is method and apparatus (20) for improving the performance of a
pipeline system in which a FIFO (24) is incorporated in the pipeline
between an upstream processing module (22) and a downstream processing
module (26), each of the modules (22, 26) having access to a common
external memory (32), this being typical in many ASIC arrangements. The
method commences with detecting when the FIFO (24) is substantially full
and transferring commands from the upstream module (22) to the external
memory (32). Commands received by the downstream module (26) from each of
the FIFO (24) and the external memory (32) are interpreted to determine a
source of following ones of the commands.
Показаны метод и прибор (20) для улучшать представление системы в fifo (24) включен в трубопровод между обрабатывая модулем в верхней части потока (22) и downstream обрабатывая модулем (26), каждый из модулей (22, 26) имея доступ к общей внешней памяти (32), этот быть трубопровода типичны в много расположений ASIC. Метод начинает с обнаруживать когда fifo (24) будет существенн полные и перенося команды от модуля в верхней части потока (22) к внешней памяти (32). Команды полученные downstream модулем (26) от каждой из fifo (24) и внешней памяти (32) интерпретированы для того чтобы обусловить источник следуя за одной из команд.
