An integrated circuit has a two-dimensional pyramid filter architecture of
an order 2N-1, where N is a positive integer greater than five. The two
dimensional pyramid filter, in operation, capable of producing, on
respective clock cycles, pyramid filtered output signals corresponding to
output signals produced by fourteen one-dimensional pyramid filters of
order 2N-1, and pyramid filtered output signals corresponding to output
signals produced either by four two-dimensional pyramid filters or one
two-dimensional pyramid filter of order [2(N-1)-1] using signal sample
matrices of order [2(N-1)-1]. The respective output signals in said
two-dimensional pyramid filter architecture are summed on respective clock
cycles of said two dimensional pyramid filter architecture.
Eine integrierte Schaltung hat eine zweidimensionale Pyramidefilterarchitektur eines Auftrages 2N-1, in dem N eine positive Ganzzahl grösser als fünf ist. Der zweidimensionale Pyramidefilter, in Kraft, fähig zum Produzieren, auf jeweiligen Taktgeberzyklen, von von Pyramide filterte die Ausgangssignale, die den Ausgangssignalen entsprechen, die durch vierzehn eindimensionale Pyramidefilter des Auftrages 2N-1 produziert wurden, und die Pyramide gefilterten Ausgangssignale, die Ausgangssignalen entsprechen, produzierten entweder durch vier zweidimensionale Pyramidefilter oder einen zweidimensionalen Pyramidefilter des Auftrages [ 2(N-1)-1 ] Signalbeispielmatrizen des Auftrages [ 2(N-1)-1 ] verwendend. Die jeweiligen Ausgangssignale in besagter zweidimensionaler Pyramidefilterarchitektur werden auf jeweiligen Taktgeberzyklen der besagten zweidimensionalen Pyramidefilterarchitektur summiert.
