Method and apparatus for simulated error injection for processor deconfiguration design verification

   
   

A method and apparatus for simulated error injection for processor deconfiguration design verification is provided. A simulated error condition request is received from a user through software, such as the operating system executing in the multiprocessor data processing system. In response to the requested simulated error condition, an error condition is injected into a processor of the multiprocessor data processing system via instruction execution. In response to the detection of the error condition and execution of error-path code, a processor is deconfigured. The error condition may be injected by executing an instruction to set an error condition bit in an error condition register.

Un método y un aparato para la inyección simulada del error para la verificación del diseño del deconfiguration del procesador se proporciona. Una petición simulada de la condición de error se recibe de un usuario a través del software, tal como el sistema operativo ejecutándose en el sistema de proceso de datos del multiprocesador. En respuesta a la condición de error simulada solicitada, una condición de error se inyecta en un procesador del sistema de proceso de datos del multiprocesador vía la ejecución de la instrucción. En respuesta a la detección de la condición de error y a la ejecución del código de la error-trayectoria, un procesador está deconfigured. La condición de error puede ser inyectada ejecutando una instrucción de fijar un pedacito de la condición de error en un registro de la condición de error.

 
Web www.patentalert.com

< Interleaved delay line for phase locked and delay locked loops

< Technique for using shared resources on a multi-threaded processor

> Methods and apparatus for updating electronic system programs and program blocks during substantially continued system execution

> Virtual human interface for conducting surveys

~ 00109