Loop handling for single instruction multiple datapath processor architectures

   
   

A method of controlling the enabling of processor datapaths in a SIMD processor during a loop processing operation is described. The information used by the method includes an allocation between the data items and a memory, a size of the array, and a number of remaining parallel passes of the datapaths in the loop processing operation. A computer instruction is also provided, which includes a loop handling instruction that specifies the enabling of one of a plurality of processor datapaths during processing an array of data items. The instruction includes a count field that specifies the number of remaining parallel loop passes to process the array and a count field that specifies the number of serial loop passes to process the array. Different instructions can be used to handle different allocations of passes to parallel datapaths. The instruction also uses information about the total number of datapaths.

Une méthode de commander permettre des datapaths de processeur dans un processeur de SIMD pendant une transformation de boucle est décrite. L'information employée par la méthode inclut une attribution entre les données élémentaires et une mémoire, une taille de la rangée, et un certain nombre de passages parallèles restants des datapaths dans la transformation de boucle. Une instruction machine est également fournie, qui inclut une boucle manipulant l'instruction qui indique permettre d'une d'une pluralité de datapaths de processeur pendant le traitement d'un choix de données élémentaires. L'instruction inclut une zone de comptage qui indique le nombre de passages parallèles restants de boucle au processus la rangée et une zone de comptage qui indique le nombre de boucle périodique passe pour traiter la rangée. Différentes instructions peuvent être employées pour manipuler différentes attributions des passages aux datapaths parallèles. L'instruction emploie également des informations sur tout le nombre de datapaths.

 
Web www.patentalert.com

< Method for compressing digital documents with control of image quality and compression rate

< Network translation circuit and method using a segmentable content addressable memory

> System and method for obtaining scratch registers in computer executable binaries

> Method and apparatus for pre-fetching data during program execution

~ 00110