In one embodiment, a circuit element is described in text representation in
a HDL source code file. The text representation is provided to a synthesis
compiler for compilation. The text representation contains multiple
expressions describing the logic circuits. During synthesis compilation,
object names are selected for each expression in the text representation.
The object names are derived from local counters and from the expressions
depending on the context of the expressions such that a revision of one
section of the source HDL text only affects the object names of the
expressions local to the revised section. The object names of other
sections of the source HDL text are not affected and remain the same.
В одном воплощении, элемент цепи описан в представлении текста в архиве Кодего источника HDL. Представление текста снабжено составитель синтеза для составления. Представление текста содержит множественные выражения описывая цепи логики. Во время составления синтеза, имена предмета выбраны для каждого выражения в представлении текста. Имена предмета выведены от местных счетчиков и от выражений в зависимости от смысла выражений такие что изменение одного раздела текста источника HDL только влияет на имена предмета выражений местных к откорректированному разделу. Не повлияны на и не остают имена предмета других разделов текста источника HDL этими же.
