In a digital processor performing division, quotient accumulation apparatus
is formed of a set of muxes and a single carry save adder. Partial
quotients are accumulated in carry-save form with proper sign extension.
Delay of partial quotient bit fragments from one iteration to a following
iteration enables the apparatus to limit use to one carry save adder. By
enlarging minimal logic, the quotient accumulation apparatus operates at a
rate fast enough to support the rate of fast dividers.
Em um processador digital que executa a divisão, o instrumento da acumulação do quociente é dado forma de um jogo dos muxes e um único carrega excepto o adicionador. Os quocientes parciais são acumulados em carreg-conservam o formulário com extensão apropriada do sinal. Atrasa de fragmentos parciais do bocado do quociente de uma iteração a uma seguinte iteração permite o instrumento de limitar o uso a um carregam excepto o adicionador. Ampliando a lógica mínima, o instrumento da acumulação do quociente opera-se em uma taxa rapidamente bastante para suportar a taxa de divisores rápidos.
