A memory circuit (14) having features specifically adapted to permit the
memory circuit (14) to serve as a video frame memory is disclosed. The
memory circuit (14) contains a dynamic random access memory array (24)
with buffers (18, 20) on input and output data ports (22) thereof to
permit asynchronous read, write and refresh accesses to the memory array
(24). The memory circuit (14) is accessed both serially and randomly. An
address generator (28) contains an address buffer register (36) which
stores a random access address and an address sequencer (40) which
provides a stream of addresses to the memory array (24). An initial
address for the stream of addresses is the random access address stored in
the address buffer register (36).
Ein Speicher (14), der Eigenschaften spezifisch sich anpassen läßt, um den Speicher (14) zu ermöglichen, als videorahmengedächtnis zu dienen, wird freigegeben. Der Speicher (14) enthält eine dynamische Reihe des RAMS (24) mit Puffern (18, 20) auf Eingang und Ausgang Datentoren (22) davon, um asynchrones gelesen zu ermöglichen, Zugänge zur Gedächtnisreihe (24) zu schreiben und zu erneuern. Der Speicher (14) wird serienmäßig und nach dem zufall erreicht. Ein Adreßgenerator (28) enthält ein Adresse Pufferregister (36), das eine gelegentlicher Zugang Adresse und eine Adresse Anreihung (40) speichert, die einen Strom von Adressen zur Gedächtnisreihe (24) zur Verfügung stellt. Eine Ausgangsadresse für den Strom von Adressen ist die gelegentlicher Zugang Adresse, die im Adresse Pufferregister (6) gespeichert wird.
