A method for providing a fault tolerant memory system having a number of
memory arrays that includes at least one spare memory array and utilizing
a data word organization of greater than 4 bits. The method includes
detecting a multi-bit word error in a memory array. In an advantageous
embodiment, a single package detect (SPD) logic, for detecting a package
error of 1-4 bits, is utilized to identify the failed memory array. Next,
the content of a first row of cells in the failed memory array is read and
a first complement of the content is generated. Subsequently, the first
complement is written back to the first row of cells in the failed array.
A second read operation is then initiated to retrieve the first complement
from the failed memory array, following which, a second complement of the
first complement is generated. The second complement is then written to a
corresponding first row of cells in the spare memory array and the method
is repeated for all row of cells in the failed memory array. The method
further includes replacing the failed memory array with the spare memory
array for future READ/WRITE operations by comparing the address of the
failed memory array with a memory array address of a READ/WRITE operation
and directing the READ/WRITE operation to the spare memory array in the
event that the addresses are equal.
Une méthode pour fournir un système tolérant de mémoire de défaut ayant un certain nombre de rangées de mémoire qui inclut au moins une rangée disponible de mémoire et utiliser une organisation de mot contenant des données des 4 bits plus grands que. La méthode inclut détecter une erreur de mot de multi-peu dans une rangée de mémoire. Dans une incorporation avantageuse, un paquet simple détectent la logique (SPD), pour détecter une erreur de paquet de 1-4 bits, est utilisé pour identifier la rangée échouée de mémoire. Après, la teneur d'une première rangée des cellules dans la rangée échouée de mémoire est lue et un premier complément du contenu est produit. Plus tard, le premier complément est écrit de nouveau à la première rangée des cellules dans la rangée échouée. Une deuxième opération "lecture" est alors lancée pour rechercher le premier complément de la rangée échouée de mémoire, suivant qui, un deuxième complément du premier complément est produite. Le deuxième complément est alors écrit à une première rangée correspondante des cellules dans la rangée disponible de mémoire et la méthode est répétée pour toute la rangée des cellules dans la rangée échouée de mémoire. La méthode autre inclut remplacer la rangée échouée de mémoire avec la rangée disponible de mémoire pour de futures opérations LECTURE/ÉCRITURE en comparant l'adresse de la rangée échouée de mémoire à une adresse de rangée de mémoire d'une opération LECTURE/ÉCRITURE et en dirigeant l'opération LECTURE/ÉCRITURE vers la rangée disponible de mémoire au cas où les adresses seraient égales.
