A description is given of a circuit arrangement for electronic data
processing which includes a writeable memory for storing data to be
protected against unauthorized access, a read-only memory for storing
individualizing data, a control unit for generating given control signals
in dependence on a reset signal sequence to be executed by the control
unit during operation of the circuit arrangement, a scrambling pattern
generator for generating scrambling pattern signals by combining at least
a part of the individualizing data from the read-only memory with the
control signals during the execution of the reset signal sequence and for
subsequently outputting these scrambling pattern signals until the
execution of a next reset sequence, and a scrambling logic unit for the
scrambling of address and/or data signals of the data to be stored in the
writeable memory in conformity with the scrambling pattern signals
supplied by the scrambling pattern generator upon storage of this data,
and for the corresponding descrambling of the data signals upon reading
out from the erasable memory.
This circuit arrangement offers increased protection against unauthorized
access.
Una descrizione è data di una disposizione del circuito per l'elaborazione dei dati elettronica che include una memoria writeable per la memorizzazione dei dati da proteggere da accesso non autorizzato, una memoria passiva per la memorizzazione dei dati d'individualizzazione, un'unità di controllo per la generazione di dati segnali di controllo nella dipendenza da una sequenza del segnale di risistemazione essere eseguito dall'unità di controllo durante il funzionamento della disposizione del circuito, un generatore del modello di rimescolanza per la generazione dei segnali del modello di rimescolanza unendo almeno una parte dei dati d'individualizzazione dalla memoria passiva con i segnali di controllo durante l'esecuzione della sequenza del segnale di risistemazione e per successivamente la produzione dei questi segnali del modello di rimescolanza fino all'esecuzione di una sequenza seguente di risistemazione e una logica di rimescolanza l'unità per la rimescolanza dei segnali di dati e/o di indirizzo dei dati essere immagazzinato nella memoria writeable conformemente ai segnali del modello di rimescolanza forniti dal generatore del modello di rimescolanza su immagazzinaggio di questi dati e per descrambling corrispondente dei dati segnala sulla lettura fuori dalla memoria cancellabile. Questa disposizione del circuito offre la protezione aumentata contro accesso non autorizzato.
