A memory controller which has multiple stages of pipelining. A request
buffer is used to hold the memory request from the processor and
peripheral devices. The request buffer comprises a set of rotational
registers that holds the address, the type of transfer and the count for
each request. The pipeline includes a decode stage, a memory address
stage, and a data transfer stage. Each stage of the pipeline has a pointer
to the request buffer. As each stage completes its processing, a state
machine updates the pointer for each of the stages to reference a new
memory request which needs to be processed.
Un contrôleur de mémoire qui a les étapes multiples de la canalisation. Un amortisseur de demande est employé pour tenir la demande de mémoire du processeur et des périphériques. L'amortisseur de demande comporte un ensemble des registres de rotation qui tient l'adresse, le type de transfert et le compte pour chaque demande. La canalisation inclut une étape de décodage, une étape d'adresse de mémoire, et une étape de transfert de données. Chaque étape de la canalisation a un indicateur à l'amortisseur de demande. Car chaque étape complète son traitement, une machine d'état met à jour l'indicateur pour chacune des étapes pour mettre en référence une nouvelle demande de mémoire qui les besoins d'être traité.
