Apparatus and method for representing gated-clock latches for phase abstraction

   
   

An apparatus and method for automated use of phase abstraction for enhanced verification of circuit designs is provided. With the apparatus and method, latches are "colored," i.e. classified into different types, based on information obtained from a clock tree of the circuit design. Clock tree primitives contain sufficient information to taxonomize the clocks into their respective phases and identify which latches are gated latches. In coloring the latches, gated latches are replaced in the circuit design with a free running clock, a multiplexor, and a sequence of L1 to Ln latches to provide a feedback path via the data path. This allows the gated latch to be phase abstracted without losing the "gated" functionality of the gated latch in the resulting trace. Once the latches are colored in this way, phase abstraction is performed on the colored circuit design. The phase abstracted netlist is then subjected to verification and a trace is produced. The coloring information of the original circuit, plus information as to the exact nature of the phase abstraction performed, is then used to transform the phase abstracted trace to one which resembles a trace of the circuit without phase abstraction.

Un aparato y un método para el uso automatizado de la abstracción de la fase para la verificación realzada de los diseños de circuito se proporciona. Con el aparato y el método, se colorean los cierres "," es decir clasificado en diversos tipos, basados en la información obtenida de un árbol del reloj del diseño de circuito. Registre los primitivos del árbol contienen la suficiente información taxonomize los relojes en sus fases respectivas e identifican se bloquean qué cierres traban. En colorear los cierres, los cierres bloqueados se substituyen en el diseño de circuito por un reloj corriente libre, un multiplexor, y una secuencia de L1 a los cierres de Ln para proporcionar una trayectoria de la regeneración vía la trayectoria de datos. Esto permite que el cierre bloqueado sea fase abstraída sin perder la funcionalidad "bloqueada" del cierre bloqueado en el rastro que resulta. Una vez que los cierres se coloreen de esta manera, la abstracción de la fase se realiza en el diseño de circuito coloreado. El netlist abstraído fase entonces se sujeta a la verificación y se produce un rastro. La información del colorante del circuito original, más la información en cuanto a la naturaleza exacta de la abstracción de la fase realizada, entonces se utiliza para transformar el rastro abstraído fase a uno que se asemeje a un rastro del circuito sin la abstracción de la fase.

 
Web www.patentalert.com

< Method and apparatus for refining an alias set of address taken variables

< Mutability analysis in Java

> Method and apparatus for extending a program element in a dynamically typed programming language

> Anticipatory optimization with composite folding

~ 00114