A multiple bus architecture for a system on a chip including bridges for
decoupling clock frequencies of individual bus masters from peripherals
they are accessing. Each bridge interfaces to all bus masters in the
system that require access to the peripherals it interfaces to.
Μια πολλαπλάσια αρχιτεκτονική λεωφορείων για ένα σύστημα σε ένα τσιπ συμπεριλαμβανομένων των γεφυρών για την αποσύζευξη των συχνοτήτων ρολογιών των μεμονωμένων κυρίων λεωφορείων από τις περιφερειακές μονάδες έχουν πρόσβαση. Κάθε γέφυρα διασυνδέει σε όλους τους κυρίους λεωφορείων στο σύστημα που απαιτούν την πρόσβαση στις περιφερειακές μονάδες που διασυνδέει.