The present invention provides a comprehensive design environment defining
a system architecture and methodology that may integrate interconnects,
cores, ePLC, re-configurable processors and software into a manageable and
predictable system designs that achieve on-time system IC design results
meeting desired specifications and budgets. For example, an interscalable
interconnect maybe provided that is scalable and isochronous capable.
Additionally, an abstract language may be provided to be able to describe
interconnecting core functions. Further, a self-progrmnmable chip may be
provided that, upon receiving a construct, it could program itself to
achieve the desired functionality, such as through the use of on-chip
knowledge and the like.
La présente invention fournit un environnement complet de conception définissant une architecture de système et la méthodologie qui peut intégrer relie ensemble, les noyaux, l'ePLC, les processeurs re-configurables et le logiciel dans des conceptions maniables et prévisibles de système qui réalisent des résultats de conception d'IC de système de période active rencontrant des caractéristiques désirées et des budgets. Par exemple, une interconnexion interscalable peut-être à condition que soit capable scalable et isochronique. En plus, une langue abstraite peut être fournie pour pouvoir décrire relier ensemble des fonctions de noyau. De plus, un morceau de art de l'auto-portrait-progrmnmable peut être à condition que, lors de recevoir une construction, il pourrait se programmer pour réaliser la fonctionnalité désirée, comme par l'utilisation de la connaissance de sur-morceau et de semblables.
