Improved method and apparatus for parallel processing. One embodiment
provides a multiprocessor computer system that includes a first and second
node controller, a number of processors being connected to each node
controller, a memory connected to each controller, a first input/output
system connected to the first node controller, and a communications
network connected between the node controllers. The first node controller
includes: a crossbar unit to which are connected a memory port, an
input/output port, a network port, and a plurality of independent
processor ports. A first and a second processor port connected between the
crossbar unit and a first subset and a second subset, respectively, of the
processors. In some embodiments of the system, the first node controller
is fabricated onto a single integrated-circuit chip. Optionally, the
memory is packaged on plugable memory/directory cards wherein each card
includes a plurality of memory chips including a first subset dedicated to
holding memory data and a second subset dedicated to holding directory
data. Further, the memory port includes a memory data port including a
memory data bus and a memory address bus coupled to the first subset of
memory chips, and a directory data port including a directory data bus and
a directory address bus coupled to the second subset of memory chips. In
some such embodiments, the ratio of (memory data space) to (directory data
space) on each card is set to a value that is based on a size of the
multiprocessor computer system.
Método melhorado e instrumento para processar paralelo. Uma incorporação fornece um sistema computatorizado do multiprocessor que inclua um primeiro e segundo controlador do nó, um número de processadores que estão sendo conectados a cada controlador do nó, uma memória conectada a cada controlador, um primeiro sistema do input/output conectado ao primeiro controlador do nó, e uma rede de comunicações conectada entre os controladores do nó. O primeiro controlador do nó inclui: uma unidade da barra transversal a que são conectados um porto da memória, um porto do input/output, um porto da rede, e um plurality de portos independentes do processador. Um primeiro e segundo porto do processador conectou entre a unidade da barra transversal e um primeiro subconjunto e um segundo subconjunto, respectivamente, dos processadores. Em algumas incorporações do sistema, o primeiro controlador do nó é fabricado em uma única microplaqueta do integrated-circuit. Opcionalmente, a memória é empacotada em cartões plugable de memory/directory wherein cada cartão inclui um plurality de microplaquetas de memória including um primeiro subconjunto dedicado a prender dados da memória e um segundo subconjunto dedicado a prender dados do diretório. Mais mais, o porto da memória inclui um porto dos dados da memória including uma barra-ônibus de dados da memória e uma barra-ônibus de endereço da memória acopladas ao primeiro subconjunto de microplaquetas de memória, e uns dados do diretório movem including uma barra-ônibus de dados do diretório e uma barra-ônibus de endereço do diretório acopladas ao segundo subconjunto de microplaquetas de memória. Em algumas tais incorporações, a relação de (espaço dos dados da memória) (espaço dos dados do diretório) em cada cartão é ajustada a um valor que seja baseado em um tamanho do sistema computatorizado do multiprocessor.
