A method and apparatus for handling the refresh of a DRAM array or other
memory array requiring periodic refresh operations so that the refresh
does not require explicit control signaling nor handshake communication
between the memory array and an external accessing client. The method and
apparatus handles external accesses and refresh operations such that the
refresh operations do not interfere with the external accesses under any
conditions. As a result, an SRAM compatible device can be built from DRAM
or 1-Transistor cells. A clock division scheme is implemented to perform
external accesses during one portion of a clock cycle, and required
refresh operations during another portion of the same clock cycle.
Un metodo e un apparecchio per il maneggiamento del rinfresc di un DRAM allineano o altro richiedere di allineamento di memoria periodico rinfresca i funzionamenti in modo che il rinfresc non richieda la segnalazione di controllo né la comunicazione esplicita della stretta di mano fra l'allineamento di memoria e un cliente d'accesso esterno. Gli accessi esterni delle maniglie dell'apparecchio e di metodo e rinfrescano i funzionamenti tali che i funzionamenti di rinfresc non interferiscono con gli accessi esterni in alcune circostanze. Di conseguenza, un dispositivo compatibile di SRAM può essere sviluppato dal DRAM o dalle cellule 1-Transistor. Uno schema di divisione dell'orologio è effettuato per realizzare gli accessi esterni durante l'una parte di un ciclo di orologio e richiesto rinfreschi i funzionamenti durante un'altra parte dello stesso ciclo di orologio.
