The invention is directed to an arrangement for clock supply of a high
bit-rate switching network structures in a digital narrowband switching
system such as EWSD. A clock frequency signal (CLK2) traditionally
generated with a crystal-controlled oscillator (11) as well as a
corresponding frame clock signal (FMB2) are converted into low-voltage
CMOS level signals and supplied to a system PLL (2) for high frequencies.
This contains a discretely constructed VCO 6 with a sine oscillator that
derives a higher-frequency signal from the supplied clock signal and
converts this into a high-frequency clock signal (CLK92) of the output
side. A feedback signal derived in this part serves as an input-side
feedback signal for a phase detector (8) in low-voltage CMOS technology.
The feedback signal as well as the output-side high-frequency signal
(CLK92) also serve for phase decoupling of the input-side frame clock
signal (FMB2) from the output-side frame clock signal (FMB92) and for the
phase-coupling thereof to the output-side high-frequency signal (CLK92).
The output-side clock signals (CLK92, FMB92) are distributed in pairs via
a clock distribution system (3) dimensioned within narrow tolerances and
are supplied to respective application-specific or customized ICs (4) in
low-voltage CMOS technology. This division onto various stages and onto
components of different technologies in low-voltage technology allow the
dimensioning and configuration with cost-beneficial components.
Η εφεύρεση κατευθύνεται σε μια ρύθμιση για τον ανεφοδιασμό ρολογιών δομών των υψηλών ποσοστού δυαδικών ψηφίων μετατροπής δικτύων σε ένα ψηφιακό περιορισμένης ζώνης σύστημα μεταγωγής όπως EWSD. Ένα σήμα συχνότητας ρολογιών (CLK2) που παράγονται παραδοσιακά με έναν κρύσταλλο-ελεγχόμενο ταλαντωτή (11) καθώς επίσης και ένα αντίστοιχο σήμα ρολογιών πλαισίων (FMB2) μετατρέπονται στα χαμηλής τάσης σήματα επιπέδων CMOS και παρέχονται σε ένα σύστημα PLL (2) για τις υψηλές συχνότητες. Αυτό περιέχει ένα ασυνεχώς κατασκευασμένο VCO 6 με έναν ταλαντωτή ημιτόνου που αντλεί ένα σήμα υψηλός-συχνότητας από το παρεχόμενο σήμα ρολογιών και μετατρέπει αυτό σε ένα υψηλής συχνότητας σήμα ρολογιών (CLK92) της πλευράς παραγωγής. Ένα σήμα ανατροφοδότησης παραγόμενο σε αυτό το μέρος χρησιμεύει ως ένα εισαγωγή-δευτερεύον σήμα ανατροφοδότησης για έναν ανιχνευτή φάσης (8) στη χαμηλής τάσης τεχνολογία CMOS. Το σήμα ανατροφοδότησης καθώς επίσης και το παραγωγή-δευτερεύον υψηλής συχνότητας σήμα (CLK92) επίσης εξυπηρετούν για την αποσύζευξη φάσης του εισαγωγή-δευτερεύοντος σήματος ρολογιών πλαισίων (FMB2) από το παραγωγή-δευτερεύον σήμα ρολογιών πλαισίων (FMB92) και για τη φάση-σύζευξη επ' αυτού στο παραγωγή-δευτερεύον υψηλής συχνότητας σήμα (CLK92). Τα παραγωγή-δευτερεύοντα σήματα ρολογιών (CLK92, FMB92) διανέμονται ανά τα ζευγάρια μέσω ενός συστήματος διανομής ρολογιών (3) που διαστασιολογείται μέσα στις στενές ανοχές και παρέχονται σε αντίστοιχο οριζόμενο από εφαρμογή ή προσαρμοσμένο ICs (4) στη χαμηλής τάσης τεχνολογία CMOS. Αυτό το τμήμα επάνω στα διάφορα στάδια και επάνω στα συστατικά των διαφορετικών τεχνολογιών στη χαμηλής τάσης τεχνολογία επιτρέπει να διαστασιολογήσει και τη διαμόρφωση με τα κόστος-ευεργετικά συστατικά.
