A method of detecting double-symbol errors and correcting single-symbol
errors in a data stream being transmitted in a computer system, e.g., from
a memory array to a memory controller. The method includes decoding the
data stream which was encoded using a logic circuit which had, as inputs,
the data being sent and two address parity bits derived from the system
address of the data. Data retrieved from the wrong address can be detected
by this code. The logic circuit is described by a parity-check matrix for
this (146,130) code comprising 128 data bits, 16 check bits, and 2 address
parity bits. Although the symbol width of the code is four bits, the code
can also be used effectively in memory systems where the memory chip width
is eight bits.
Um método de detectar erros do dobro-símbolo e de corrigir erros do único-símbolo em um córrego de dados que está sendo transmitido em um sistema computatorizado, por exemplo, de uma disposição da memória a um controlador da memória. O método inclui a descodificação do córrego de dados que foi codificado usando um circuito de lógica que tivesse, como entradas, os dados que estão sendo emitidos e dois bocados de paridade do endereço derivados do endereço do sistema dos dados. Os dados recuperados do endereço errado podem ser detectados por este código. O circuito de lógica é descrito pelo paridade-verifica a matriz este (146.130) códigos que compreendem 128 bocados de dados, 16 bocados da verificação, e 2 bocados de paridade do endereço. Embora a largura do símbolo do código seja quatro bocados, o código pode também ser usado eficazmente nos sistemas da memória onde a largura da microplaqueta de memória é oito bocados.
