Improved circuitry for connecting the memory array to a data bus allows for
high speed accessing of the memory array. Sense amplifier latches are
coupled to each column of memory cells. The latched sense amplifiers are
coupled to decoders which, in turn, are coupled to data amplifiers. The
data amplifiers are coupled to a data bus. Data being read from or written
to the memory cells is via the sense amplifier latches, the decoders, and
data amplifiers.
El trazado de circuito mejorado para conectar el arsenal de la memoria con un ómnibus de datos permite tener acceso de alta velocidad del arsenal de la memoria. Los cierres del amplificador del sentido se juntan a cada columna de las células de memoria. Los amplificadores trabados del sentido se juntan a los decodificadores que, alternadamente, se juntan a los amplificadores de los datos. Los amplificadores de los datos se juntan a un ómnibus de datos. Los datos que son leídos en o escritos a las células de memoria están vía los cierres del amplificador del sentido, los decodificadores, y los amplificadores de los datos.
