SDRAM address error detection method and apparatus

   
   

Synchronous dynamic random access memory (SDRAM) method and apparatus are provided for implementing address error detection. Addressing errors are detected on the memory interface independent of data ECC, with reduced memory read access latency and improved processor performance. Addressing errors are detected while allowing differentiation between memory addressing failures that are required to stop the system and memory cell failures that allow continued operation. A predefined pattern is generated for a write burst to the SDRAM. The predefined pattern is dependent on a write address. A bit of the predefined pattern is sequentially stored into the SDRAM on each burst transfer of the write burst to the SDRAM. An expected pattern is generated from a read address for a read burst. The stored predefined pattern is retrieved during a read burst. The retrieved predefined pattern is compared to the generated expected pattern for identifying a type of an addressing error.

O método dinâmico synchronous e os instrumentos da memória de acesso aleatório (SDRAM) são fornecidos executando a deteção de erro do endereço. Os erros dirigindo-se são detectados no independent da relação da memória dos dados ECC, com latência reduzida do acesso lido da memória e desempenho melhorado do processador. Os erros dirigindo-se são detectados ao permitir o differentiation entre a memória que dirige-se às falhas que são requeridas para parar o sistema e as falhas da pilha de memória que permitem continuou a operação. Um teste padrão predefinido é gerado para uma escrita estourada ao SDRAM. O teste padrão predefinido é dependente de um endereço da escrita. Um pouco de teste padrão predefinido é armazenado sequencialmente no SDRAM em cada transferência de estouro da escrita estourada ao SDRAM. Um teste padrão previsto é gerado de um endereço lido para um estouro lido. O teste padrão predefinido armazenado é recuperado durante um estouro lido. O teste padrão predefinido recuperado é comparado ao teste padrão previsto gerado para identificar um tipo de um erro dirigindo-se.

 
Web www.patentalert.com

< Tamper resistance with pseudo-random binary sequence program interlocks

< Machine independent debugger

> Automatic feature augmentation for component based application programming interfaces

> System and method for handling threads of execution

~ 00117