A processing system comprises processing circuitry and memory circuitry
coupled to the processing circuitry. The memory circuitry is configurable
to maintain at least one queue structure representing a list of data units
(e.g., pointers to packets stored in a packet memory). The queue structure
is partitioned into two or more blocks (e.g., chunks) wherein at least
some of the blocks of the queue structure include two or more data units.
Further, at least some of the blocks of the queue structure may include a
pointer to a next block of the queue structure (e.g., a next chunk
pointer). Given such a queue structure, the processing circuitry is
configurable to address a first block of the queue structure, and then
address a next block of the queue structure by setting the next block
pointer of the first block to point to the next block.
Un système de traitement comporte traiter des circuits et des circuits de mémoire couplés aux circuits de traitement. Les circuits de mémoire sont configurables pour maintenir au moins une structure de file d'attente représentant une liste des unités de données (par exemple, indicateurs aux paquets stockés dans une mémoire de paquet). La structure de file d'attente est divisée dans deux ou plus des blocs (par exemple, gros morceaux) où au moins certains des blocs de la structure de file d'attente incluent deux unités de données ou plus. De plus, au moins certains des blocs de la structure de file d'attente peuvent inclure un indicateur à un prochain bloc de la structure de file d'attente (par exemple, un prochain indicateur de gros morceau). Donné une telle structure de file d'attente, les circuits de traitement sont configurables pour adresser un premier bloc de la structure de file d'attente, et puis adressent un prochain bloc de la structure de file d'attente en plaçant le prochain indicateur de bloc du premier bloc au point au prochain bloc.
