A novel apparatus and methods provide the capability to structural test
device input/output pins which are not connected to an external tester
during the testing process. The method does not require a new Design For
Test logic block, but rather, the method modifies existing registers on
the chip to function as a (Pseudo Random Pattern Generator) PRPG and a
MISR (Multiple Input Signature Register). The PRPG generates input
patterns. The MISR generates an output signature. PRPG and MISR are both
based on LFSR (Linear Feedback Shift Register). This allows running a
random pattern generated by the PRPG, testing at-speed a path from the
PRPG through the I/O logic circuitry interfacing to core logic, and
storing a signature pattern in the MISR. The testing will take place at
native speed of the device and no connection to the pins is required
externally.
Un matériel et les méthodes de roman fournissent les possibilités aux goupilles structurales d'entrée-sortie de dispositif d'essai qui ne sont pas reliées à un appareil de contrôle externe pendant le processus d'essai. La méthode n'exige pas une nouvelle conception pour le bloc de logique d'essai, mais plutôt, la méthode modifie les registres existants sur le morceau pour fonctionner comme a (pseudo générateur aléatoire de modèle) PRPG et MISR (registre multiple de signature d'entrée). Le PRPG produit des modèles d'entrée. Le MISR produit d'une signature de rendement. PRPG et MISR tous les deux sont basés sur LFSR (registre à décalage linéaire de rétroaction). Ceci laisse courir un modèle aléatoire produit par le PRPG, examinant la à-vitesse un chemin du PRPG par les circuits de logique d'I/O connectant pour creuser la logique, et stockant un modèle de signature dans le MISR. L'essai aura lieu à la vitesse indigène du dispositif et aucun raccordement aux goupilles n'est exigé extérieurement.
