An integrated apparatus and method for testing a very large scale
integration (VLSI) device is implemented. An interface between automatic
test equipment (ATE) and a device under test (DUT) includes a switch and
associated control logic that mediates data transfer between high speed
buses coupled to the DUT. Additionally, traffic may be switched to a port
connected to a bus coupled to the ATE. This bus need not operate at the
full speed of the I/O buses of the DUT. The switch also couples to a
static random access memory (SRAM) data cache array which may be used for
delayed echo of data between ports. Additionally a logic analyzer in the
interface may be used in conjunction with the switch and cache to
selectively capture data transferred between the DUT and ATE. The
configuration of the switch is programmable depending on the testing
performed on the DUT.
Μια ενσωματωμένες συσκευή και μια μέθοδος για μια πολύ συσκευή ολοκλήρωσης μεγάλης κλίμακας (VLSI) εφαρμόζονται. Μια διεπαφή μεταξύ του αυτόματου εξοπλισμού δοκιμής (ΕΦΑΓΕ) και μιας συσκευής υπό δοκιμή (DUT) περιλαμβάνει έναν διακόπτη και μια σχετική λογική ελέγχου που μεσολαβεί τη μεταφορά στοιχείων μεταξύ των υψηλών λεωφορείων ταχύτητας που συνδέονται με το DUT. Επιπλέον, η κυκλοφορία μπορεί να μεταπηδήσει σε έναν λιμένα που συνδέεται με ένα λεωφορείο που συνδέεται με ΕΦΑΓΕ. Αυτό το λεωφορείο δεν χρειάζεται να λειτουργήσει με την πλήρη ταχύτητα των I/O λεωφορείων του DUT. Ο διακόπτης συνδέει επίσης με μια στατική τυχαία σειρά κρύπτης στοιχείων μνήμης πρόσβασης (SRAM) που μπορεί να χρησιμοποιηθεί για την καθυστερημένη ηχώ των στοιχείων μεταξύ των λιμένων. Επιπλέον μια συσκευή ανάλυσης λογικής στη διεπαφή μπορεί να χρησιμοποιηθεί από κοινού με το διακόπτη και την κρύπτη για να συλλάβει επιλεκτικά τα στοιχεία που μεταφέρονται μεταξύ του DUT και ΈΦΑΓΕ. Η διαμόρφωση του διακόπτη είναι προγραμματίσημη ανάλογα με τη δοκιμή που εκτελείται στο DUT.
