Data processor having 2n bits width data bus for context switching functions

   
   

A data processor being provided with a data register having a double width of the width of a general purpose register for inputting/outputting data with respect to the operand access unit, and a data transfer path which is composed of a plurality of buses between the register file and the data register and which simultaneously transfers two data, in which, in the case where an LDCTX instruction which is the instruction for loading data to more than two register is executed, a combined data of two data each of which is to be loaded in different register is transferred from the operand access unit to the data register, and high order 4 bytes of data and low order 4 bytes of in the data register are simultaneously transfers to two register through two data transfer paths, respectively, and in the case where an STCTX instruction which is the instruction for storing data from more than two register is executed, contents of the two registers are simultaneously transferred to a high order 4 bytes and a low order 4 bytes of the data register, respectively, and two data are combined into one data in the data register, thereafter the combined data is transferred to the operand access unit in one memory accessing.

Un informaticien étant équipé de données enregistrent avoir une double largeur de la largeur d'une inscription tout usage aux données d'inputting/outputting en ce qui concerne l'unité d'accès d'opérande, et un chemin de transfert de données qui se compose de pluralité d'autobus entre le dossier de registre et les données enregistrez et qui transfère simultanément deux données, dans lesquelles, dans le cas où une instruction de LDCTX qui est l'instruction pour des données de chargement plus au registre de deux est exécutée, des données combinées de deux données dont chacune doit pour être chargées dans le registre différent sont transférées à partir de l'unité d'accès d'opérande au registre de données, et de l'ordre supérieur 4 bytes de données et le bas ordre 4 bytes de dans le registre de données sont simultanément des transferts au registre deux à deux chemins de transfert de données, respectivement, et dans le cas où une instruction de STCTX qui est l'instruction pour stocker des données à partir plus du registre de deux est exécutée, le contenu des deux registres est simultanément transféré à un ordre supérieur 4 bytes et un bas ordre 4 bytes des données s'enregistrent, respectivement, et deux données sont combinées dans une données dans le registre de données, ensuite les données combinées sont transférées à l'unité d'accès d'opérande dans un accès mémoire.

 
Web www.patentalert.com

< Kalman filter state estimation for a manufacturing system

< WDM optical network with passive pass-through at each node

> Program debugging system for secure computing device having secure and non-secure modes

> Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices

~ 00118