A clipping circuit (20) for clipping an input signal to a level
corresponding to a regulated power supply voltage (AVDD). The clipping
circuit (20) includes a current mirror-like arrangement having a reference
transistor (30) and a mirror transistor (32) The input signal (BDATA) is
received at the drain of the mirror transistor (32), with the source of
the mirror transistor (32) producing the output signal (CLPBDATA). The
reference transistor (30) receives a bias current (I.sub.BIAS) that is
mirrored by the mirror transistor (32) to limit the pull-up drive of the
mirror transistor (32) in pulling up the output (CLPBDATA). Disclosed
embodiments of the clipping circuit (20; 20', 20") include a current
source (29) for producing a DC bias current (I.sub.BIAS), and a charge
pump (34) for producing a transient bias current (IPUMP).
Цепь клиппирования (20) для закреплять входной сигнал к уровню соответствуя к отрегулированному напряжению тока источника питания (AVDD). Цепь клиппирования (20) вклюает в настоящее время зеркальноподобное расположение имея транзистор справки (30) и транзистор зеркала (32) входной сигнал (BDATA) получен на стоке транзистора зеркала (32), с источником транзистора зеркала (32) производящ выходной сигнал (CLPBDATA). Транзистор справки (30) получает косое течение (I.sub.BIAS) отражено транзистором зеркала (32) для того чтобы ограничивать vyt4givaet-vverx привод транзистора зеркала (32) в вытягивать вверх по выходу (CLPBDATA). Показанные воплощения цепи клиппирования (20; 20', 20") вклюают в настоящее время источник (29) для производить течение dc косое (I.sub.BIAS), и насос обязанности (34) для производить переходное косое течение (IPUMP).
