Chip analyzer systems and methods are provided to partition chip designs
into smaller blocks in order to test speed paths more efficiently for
integrated circuits. In accordance with one aspect of the invention, a
system includes a chip analyzer and an automatic test generator. The chip
analyzer partitions information corresponding to the integrated circuit
into a plurality of circuit configuration blocks, and creates a model of a
selected circuit configuration block in the integrated circuit. The
automatic test generator receives the model from the chip analyzer, and
creates tests from the model to determine the correctness of the
integrated circuit. In accordance with another aspect of the invention,
the method partitions the integrated circuit into a plurality of circuit
configurations, and selects a circuit configuration on the integrated
circuit to be tested. Then, the method identifies logic driving input
logic in the selected circuit configuration of the integrated circuit; and
identifies logic driving output logic in the selected circuit
configuration of the integrated circuit.
I sistemi ed i metodi dell'analizzatore del circuito integrato sono forniti ai disegni di circuito integrato del divisorio nei più piccoli blocchi per esaminare più efficientemente i percorsi di velocità a circuiti integrati. Secondo una moda dell'invenzione, un sistema include un analizzatore del circuito integrato e un generatore automatico della prova. L'analizzatore del circuito integrato divide le informazioni che corrispondono al circuito integrato in una pluralità di blocchetti di configurazione di circuito e genera un modello di un blocchetto selezionato di configurazione di circuito nel circuito integrato. Il generatore automatico della prova riceve il modello dall'analizzatore del circuito integrato e genera le prove dal modello per determinare la precisione del circuito integrato. Secondo un'altra moda dell'invenzione, il metodo divide il circuito integrato in una pluralità di configurazioni di circuito e seleziona una configurazione di circuito sul circuito integrato per essere esaminato. Allora, il metodo identifica la logica che guida la logica dell'input nella configurazione di circuito selezionata del circuito integrato; ed identifica la logica che guida la logica dell'uscita nella configurazione di circuito selezionata del circuito integrato.
