A programmable logic integrated circuit device ("PLD") includes
programmable logic and a dedicated (i.e., at least partly hard-wired)
digital signal processing region for performing or at least helping to
perform digital signal processing tasks that are unduly inefficient to
implement in the more general-purpose programmable logic and/or that, if
implemented in the programmable logic, would operate unacceptably or at
least undesirably slowly. The digital signal processing region may include
multiple digital signal processing stages. The digital signal processing
region may include a multiplier stage and one ore more stages that can
operate in combination with the multiplier stage. The digital signal
processing region has a plurality of modes such as for providing
multiply-and-accumulate operation, multiply-and-add operation, etc.
Programmable приспособление интегрированной цепи логики ("PLD") вклюает programmable логику и преданную (т.е., по крайней мере отчасти hard-wired) цифровую зону обработки сигнала для выполнять или по крайней мере помогать выполнить цифровым задачам обработки сигнала которые unduly неработоспособны для того чтобы снабдить в более общецелевой programmable логике and/or которые, если снабжено в programmable логике, работало бы неприемлемо или по крайней мере нежелательн медленно. Цифровая зона обработки сигнала может включить множественные цифровые этапы обработки сигнала. Цифровая зона обработки сигнала может включить этап множителя и один штуф больше этапов могут работать in combination with этап множителя. Цифровая зона обработки сигнала имеет множественность режимов such as для обеспечивать для того чтобыakkumulirovat6 деятельность, умножать-и-dobavl4et деятельность, etc.
