A memory device is comprised of a plurality of arrays of memory cells and
peripheral devices for reading and writing information to the memory
cells. The peripheral devices include a decode circuit responsive to a
first portion of address information for identifying an address and is
further responsive to a second portion of the address information for
identifying an order. The address may be a read address or a write
address, and the order may be the order for reading data or writing data,
respectively. The peripheral devices may also include a read sequencer
circuit or both a write sequencer circuit and a read sequencer circuit for
reordering bits to be read or written in response to another portion of
the address information. Methods of operating such a memory device
including outputting or reading a word from a memory array in two prefetch
steps or operations are also disclosed.
Een geheugenapparaat wordt samengesteld van een meerderheid van series van geheugencellen en perifere apparaten voor lezing en het schrijven informatie aan de geheugencellen. De perifere apparaten omvatten decoderen kring ontvankelijk voor een eerste gedeelte van adresinformatie voor het identificeren van een adres en is verder ontvankelijk voor een tweede gedeelte van de adresinformatie voor het identificeren van een orde. Het adres kan een gelezen adres zijn of schrijf adres, en de orde kan de orde voor lezingsgegevens of het schrijven gegevens zijn, respectievelijk. De perifere apparaten kunnen een gelezen sequencerkring ook omvatten of zowel schrijf sequencerkring als een gelezen sequencerkring voor weer in orde brengende beetjes die in antwoord op een ander gedeelte van de adresinformatie worden moeten gelezen of worden geschreven. De methodes om een dergelijk geheugenapparaat in werking te stellen met inbegrip van het outputting of een woord van een geheugenserie in worden twee prefetchstappen of verrichtingen te lezen ook onthuld.
